超低功耗、高集成的模拟前端芯片ＭＡＸ５８６５是针对便携式通信设备?廊缡只?ⅲ校模痢ⅲ祝蹋粒我约埃常俏尴咧斩?渡杓频模?酒?诓考?闪怂?罚肝唤邮眨粒模煤退?罚保拔环⑺停模粒茫?稍冢矗埃停螅穑笞?凰俾氏绿峁┏?凸?挠敫?叩亩??阅堋Ｐ酒?械模粒模媚Ｄ馐淙敕糯笃魑??罘纸峁梗?梢越邮埽保郑校?新?砍绦藕牛欢?模粒媚Ｄ馐涑鲈蚴侨?罘中藕牛?冢保?矗止材５缪瓜碌穆?砍淌涑龇段??矗埃埃恚帧＠?眉嫒萦冢樱校桑裕秃停停桑茫遥希祝桑遥牛裕偷模诚叽?薪涌诳啥怨ぷ髂Ｊ浇?锌刂疲?⒖山?械缭垂芾恚??笨梢匝≡窆囟稀⒖障小⒋??⒎⑺汀⒔邮占笆辗⒛Ｊ健Ｍü?诚叽?诮?骷?渲梦?⑺汀⒔邮栈蚴辗⒛Ｊ剑?墒梗停粒兀担福叮倒ぷ髟冢疲模幕颍裕模南低场Ｔ冢裕模哪Ｊ较拢?邮沼敕⑺停模粒每梢怨灿檬?肿芟撸?⒖山??郑桑?系氖?考跎俚揭蛔椋保拔徊⑿卸嗦犯从米芟撸欢?冢疲模哪Ｊ较拢?停粒兀担福叮档氖?郑桑?峡梢员慌渲梦?保肝徊⑿卸嗦犯从米芟撸?月?闼?肝唬粒模糜胨?保拔唬模粒玫男枰??/p>
１、 ＭＡＸ５８６５的工作原理
图１所示为ＭＡＸ５８６５内部结构原理框图，其中，ＡＤＣ采用七级、全差分、流水线结构，可以在低功耗下进行高速转换。每半个时钟周期对输入信号进行一次采样。包括输出锁存延时在内，通道Ｉ的总延迟时间为５个时钟周期，而通道Ｑ则为５．５个时钟周期，图２给出了ＡＤＣ时钟、模拟输入以及相应输出数据之间的时序关系。ＡＤＣ的满量程模拟输入范围为ＶＲＥＦ，共模输入范围为ＶＤＤ／２±０．２Ｖ。ＶＲＥＦ为ＶＲＥＦＰ与ＶＲＥＦＮ之差。由于ＭＡＸ５８６５中的ＡＤＣ前端带有宽带Ｔ／Ｈ放大器，因此，ＡＤＣ能够跟踪并采样／保持高频模拟输入?＞奈克固仄德?。使用时可以通共罘址绞交虻ザ朔绞角??铰罚粒模檬淙?ＩＡ ＱＡ＋ ＩＡ－与ＱＡ－?。瘟嘶竦米罴研阅埽?Ω檬梗桑粒?耄桑粒?约埃眩粒?耄眩粒?涞淖杩瓜嗥ヅ洌?⒔?材５缪股瓒ㄎ?缭吹缪沟囊话?ＶＤＤ＃?。ＡＤＣ首致呒?涑觯模粒啊?模粒返穆呒?缙接桑希郑模木龆ǎ?希郑模牡娜≈捣段??保?福种粒郑模模?涑霰嗦胛??贫??坡搿Ｊ?质涑觯模粒啊?模粒返娜菪愿涸乇匦刖】赡艿?＜１５ｐＦ?Ｒ员苊獯蟮氖?值缌鞣蠢〉剑停粒兀担福叮档哪Ｄ獠糠侄?档拖低车亩??阅堋Ｍü??质涑龆说幕撼迤骺山?溆氪蟮娜菪愿涸叵喔衾搿６?谑?质涑龆丝拷?停粒兀担福叮档牡胤酱??桓觯保埃唉傅缱瑁?蛴兄?诟纳疲粒模眯阅堋?/p>
ＭＡＸ５８６５的１０位ＤＡＣ可以工作在高达４０ＭＨｚ的时钟速率下，两路ＤＡＣ的数字输入ＤＤ０～ＤＤ９将复用１０位总线。电压基准决定了数据转换器的满量程输出。ＤＡＣ采用电流阵列技术，用１ｍＡ?１＃埃玻矗只?枷?铝砍淌涑龅缌髑??矗埃唉改诓康缱杩傻玫健溃矗埃埃恚值穆?砍滩罘质涑龅缪埂６?捎貌罘质涑錾杓剖保??Ｄ馐涑銎?迷冢保?矗止材５缪梗?蚩汕??淙胱杩勾笥冢罚埃毽傅牟罘质淙爰叮?佣?蚧?遥普?簧媳淦灯饔肽Ｄ馇岸说缏返慕涌凇＃遥粕媳淦灯餍枰?保?常种粒保?担值?共模偏压，内部直流共模偏压在保持每个发送ＤＡＣ整个动态范围的同时可以省去分立的电平偏移设置电阻，而且不需要编码发生器产生电平偏移。图２（ｂ）给出了时钟、输入数据与模拟输出之间的时序关系。一般情况下，Ｉ通道数据?ＩＤ?在时钟信号的下降沿舜妫?淹ǖ朗??ＱＤ?则在时钟信号的上裳厮?妗＃捎耄淹ǖ赖氖涑鐾?痹谑敝有藕诺南乱桓錾仙?乇凰⑿隆?/p>
３线串口可用来控制ＭＡＸ５８６５的工作模式。上电时，首先必须通过编程使ＭＡＸ５８６５工作在所希望的模式下。利用３线串口对器件编程可以使器件工作在关断、空闲、待机、Ｒｘ、Ｔｘ或Ｘｃｖｒ模式下，同时可由一个８位数据寄存器来设置工作模式，并可在所有六种模式下使串口均保持有效。在关断模式下，ＭＡＸ５８６５的模拟电路均被关断，ＡＤＣ的数字输出被置为三态模式，从而最大限度地降低了功耗；而空闲模式时，只有基准与时钟分配电路上电，所有其它功能电路均被关断，ＡＤＣ输出被强制为高阻态。而在待机状态下，只有ＡＤＣ基准上电，器件的其它功能电路均关断，流水线ＡＤＣ亦被关断，ＤＡ０～ＤＡ７为高阻态。
２、 ＭＡＸ５８６５的典型应用
ＭＡＸ５８６５能以ＦＤＤ或ＴＤＤ模式工作在各种不同的应用中?如在ＷＣＤＭＡ＃常牵校 ?ＦＤＤ?与４Ｇ技术的ＦＤＤ用中棍于Ｘｃｖｒ模式；蛟冢裕模?樱茫模停痢ⅲ祝茫模停粒?常牵校?ＴＤＤ?、ＩＥＥＥ８０２＃保保幔?猓?缂埃桑牛牛 ８０２．１６等ＴＤＤ应用中在Ｔｘ与Ｒｘ模式间切换等。在ＦＤＤ模式下，ＡＤＣ和ＤＡＣ可同时工作，且当ｆＣＬＫ 为 ４０ＭＨｚ时，消耗的功率为７５．６ｍＷ。实际上，ＡＤＣ总线与ＤＡＣ总线是分开的，并与数字基带处理器通过１８位（８位ＡＤＣ与１０位ＤＡＣ）并行总线进行连接。而在ＴＤＤ模式下，ＡＤＣ与ＤＡＣ交替工作，ＡＤＣ与ＤＡＣ总线共享，它们一起构成１０位并行总线连到数字基带处理器，并可通过３线串行接口选择Ｒｘ模式以启用ＡＤＣ或选择Ｔｘ模式启用ＤＡＣ。由于在Ｒｘ模式下，ＤＡＣ内核被禁用而不能发送；而Ｔｘ模式下，ＡＤＣ总线为高阻态，从而消除了杂散辐射，同时也避免总线冲突。在ＴＤＤ模式下，当ｆＣＬＫ为４０ＭＨｚ时，Ｒｘ模式下的功耗为６３ｍＷ，Ｔｘ模式下的ＤＡＣ功耗为３８．４ｍＷ。
图３所示是ＭＡＸ５８６５工作在ＴＤＤ模式的应用电路，该方案提供了完整的８０２．１１ｂ射频前端解决方案。由于ＭＡＸ５８６５的ＤＡＣ采用共模电压为１．４Ｖ的全差分模拟输出，而ＡＤＣ具有较宽的输入共模范围，可以直接与ＲＦ收发器接口，因此可省去电平转换电路所需要的分立元件和放大器。同时，由于内部产生共模电压免除了编码发生器的电平偏移或由电阻电平偏移引起的衰减，ＤＡＣ保持了全动态范围。ＭＡＸ５８６５的ＡＤＣ具有１ＶＰ－Ｐ满量程范围，可接受ＶＤＤ／２ ?±２００ｍＶ?的输入共模电平。由于可以省去分立的增益放大器与电平谆辉???虼思蚧?耍遥普?唤獾髌饔耄粒模弥?涞哪Ｄ饨涌凇?/p>
３、 设计注意事项
３．１ 系统时钟输入（ＣＬＫ）
ＭＡＸ５８６５芯片的ＡＤＣ与ＤＡＣ共享同一ＣＬＫ输入，该输入接受由ＯＶＤＤ设定的ＣＭＯＳ兼容信号电平，范围为１．８Ｖ至ＶＤＤ。由于器件的级间转换取决于外部时钟上升沿和下降沿的重复性，因此，设计时应采用具有低抖动、快速上升和下降（＜２ｎｓ）的时钟。特别是在时钟信号的上升沿进行采样时，其上升沿的抖动更应尽可能地低。任何明显的时钟抖动都会影响片上ＡＤＣ的ＳＮＲ性能。
实际上，欠采样应用对时钟抖动的要求更严格，由于此时有可能将时钟输入作为模拟输入对待，因此，布线时应避开任何模拟输入或其它数字信号线。ＭＡＸ５８６５的时钟输入工作在ＯＶＤＤ／２电压阈值下，能接受５０％±１５％的占空比。
３．２ 基准配置
ＭＡＸ５８６５内部具有精密的１．０２４Ｖ内部带隙基准，该基准可在整个电源供电范围与温度范围内保持稳定。在内部基准模式下，ＲＥＦＩＮ接ＶＤＤ时的ＶＲＥＦ是由内部产生的０．５１２Ｖ。ＣＯＭ、ＲＥＦＰ、ＲＥＦＮ均为低阻输出，电压分别为ＶＣＯＭ＝ＶＤＤ／２、ＶＲＥＦＰ＝ＶＤＤ／２＋ＶＲＥＦ／２、ＶＲＥＦＮ＝ＶＤＤ／２－ＶＲＥＦ／２。分别用０．３３μＦ电容作为ＲＥＦＰ、ＲＥＦＮ与ＣＯＭ引脚的旁路电容，并用０．１μＦ电容将ＲＥＦＩＮ旁路到ＧＮＤ。
在外部基准模式下，在ＲＥＦＩＮ引脚一般应
施加１．０２４Ｖ±１０％的电压。该模式下，ＣＯＭ、ＲＥＦＰ与ＲＥＦＮ均为低阻输出，电压分别为ＶＣＯＭ＝ＶＤＤ／２、ＶＲＥＦＰ＝ＶＤＤ／２＋ＶＲＥＦ／４、ＶＲＥＦＮ＝ＶＤＤ／２－ＶＲＥＦ／４。可分别用０．３３μＦ电容作为ＲＥＦＰ、ＲＥＦＮ与ＣＯＭ引脚的旁路电容，并用０．１μＦ电容将ＲＥＦＩＮ旁路到ＧＮＤ。在该模式下，ＤＡＣ的满量程输出电压和共模电压均与外部基准成正比。例如，若ＶＲＥＦＩＮ增加１０％（最大值），则ＤＡＣ的满量程输出电压也增加１０％或达到±４４０ｍＶ，同时共模电压也将增加１０％。
３．３ 输入／输出耦合电路
通常，ＭＡＸ５８６５在全差分输入信号下可提供比单端信号更好的ＳＦＤＲ与ＴＨＤ性能，尤其是在高输入频率的情况下。在差分模式下，当输入?ＩＡ！ⅲ伞?粒?ⅲ眩粒?ⅲ眩粒?对称时Ｅ即涡巢ɑ岣?停?⑶颐柯罚粒模檬淙虢鲂枰?ザ四Ｊ叫藕虐诜?囊话搿６?ü?瞧胶獗溲蛊骺晌?ザ诵藕旁粗寥?罘中藕诺淖?惶峁┏錾?慕饩龇桨福?⒖苫竦眉?训模粒模眯阅堋５比唬?诿挥蟹瞧胶獗溲蛊鞯那榭鱿拢?部梢允褂迷朔爬辞??停粒兀担福叮档模粒模茫?耸保?停粒兀桑凸?镜模停粒兀矗常担常?停粒兀矗矗担吹仍朔疟憧商峁└咚佟⒋?怼⒌驮肷?氲褪д嫘阅埽?员３质淙胄藕诺耐暾?浴?/p>
３．４ 线路板布线
ＭＡＸ５８６５需要采用高速电路布线设计技术，电路布局可以参考ＭＡＸ５８６５评估板数据资料。所有旁路电容应尽可能靠近器件安装，并与器件位于电路板的同侧，同时应该选用表贴器件以减小电感。可用０．１μＦ陶瓷电容与２．２μＦ电容并联，以将ＶＤＤ旁路到ＧＮＤ；也可用０．１μＦ陶瓷电容与２．２μＦ电容并联将ＯＶＤＤ旁路到ＯＧＮＤ；同时分别用０．３３μＦ陶瓷电容将ＲＥＦＰ、ＲＥＦＮ与ＣＯＭ旁路到ＧＮＤ；而用０．１μＦ电容将ＲＥＦＩＮ旁路到ＧＮＤ。
通过具有独立地平面与电源平面层的多层板可以获得最佳的信号完整性。模拟地（ＧＮＤ）与数字输出驱动地（ＯＧＮＤ）应采用独立的地平面，并分别与器件封装上的物理位置相匹配，ＭＡＸ５８６５裸露的背面焊盘接到ＧＮＤ平面，两个地平面应单点相连，以使噪声较大的数字地电流不会影响模拟地平面。两个地平面之间空隙上的一点通常是单点共地的最佳位置，可以用一个低阻值的表贴电阻（１Ω至５Ω）、磁珠或直接短路来完成该连接。如果该地平面与所有噪声较大的数字系统地平面?如后惺涑龌撼迤骰颍模樱械仄矫?充分隔离Ｒ部梢允顾?薪拥匾?殴蚕硗?桓龅仄矫妗４送猓?咚偈?中藕挪枷哂υ独朊舾械哪Ｄ庑藕挪枷撸?匀繁ＤＤ馐淙胗胂嘤Φ淖?黄鞲衾耄?跣⊥ǖ兰涞拇?拧Ｍ?庇θ繁Ｋ?行藕乓?呔】赡芏蹋?⒂Ρ苊猓梗啊阕?恰?/p>
